晶振的负载电容对晶振频点的大小有什么影响？

晶振的负载电容对晶振频点的大小有什么影响？

晶振（Oscillator）是不需要电容的，晶体（Crystal）才需要电容。

晶振的实际频率和标称频率之间的关系：      Fx = F0(1+C1/(C0+CL))^(1/2);

 而 CL = Cg*Cd/(Cg+Cd)+Cs;其中Cs为杂散电容，Cg和Cd为我们外部加的两个电容，通常大家取值相等，它们对串联起来加上杂散电容即为晶振的负载电容CL.具体公式不用细想，我们可以从中得知负载电容的减小可以使实际频率Fx变大，我们可以改变的只有Cg和Cd，通过初步的计算发现CL改变1pF,Fx可以改变几百Hz。

原有电路使用的是33pF的两个电容，则并联起来是16.5pF，我们的贴片电容只有27pF,33pF，39pF,所以我们选用了27pF和39pF并联，则电容为15.95pF。电容焊好后，测量比原来大了200多赫兹，落在了设计范围内。

结论：晶振电路上的两个电容可以不相等，通过微调电容的值可以微调晶振的振荡频率，不过如果你测了几片晶振，频率有大有小，而且偏移较大，那么这个晶振就是不合格的。

 晶体的datasheet中所讲的负载电容，就是两引脚所接的电容以及内部寄生的电容和布局引入的电容的总和，如果匹配合适，其频偏就越小，当然实际的个体差异，就需要适当调整。具体的计算公式上面已经给出，但是对于晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内部电容）+△C（PCB上电容).就是说负载电容15pf的话，两边个接27pf的差不多了，一般a为6.5～13.5pF中所提到的Cic，个人理解应该是晶体内部晶片引线间的寄生电容，此电容一般最大值在7pf（datasheet给出的值），实际一般在3~5pF，在计算外接的两个电容值时，要考虑到此值。

晶体两引脚之间所接的电阻，阻值一般在几兆欧姆，原理kinpoagilent也讲到了，实际批量产品应用中如果有不易起振的情况一般加上有效，但是多数情况下，IC内部已经有了就不需要了。

    对于晶体的外壳在生产时是否需要接地，从我们的产品大批量生产出货来看的话，是没有什么差别，在参观晶体生产厂家时，有碰到专门在晶体外壳下放一个绝缘垫把晶体和板子隔开的产品，说是有客户这么要求的，不知接地是否有明确的影响大家可以讨论下。

    有些晶体在使用时，会在晶体输入引脚XI上串联一个电阻，阻值在几十到几百欧姆间，有人说是改善输入电平，实际调试时，会影响到频偏精度。不知那位高手对此比较熟悉，请多多指点一下。

    设计时，晶体下方和输入输出引线一般要尽可能的完整包地。